DIALOG(R)File 347:JAPIO (c 1998 JPO & JAPIO. All rts. reserv.

03263117 CRYSTAL GROWTH OF SEMICONDUCTOR THIN FILM

PUB. NO.: **02-238617** [JP 2238617 A]

PL|BLISHED: September 20, 1990 (19900920)

INVENTOR(s): TAKENAKA SATOSHI

AFPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or

Corporation), JP (Japan)

AFPL. NO.: 01-058908 [JP 8958908] FILED: March 10, 1989 (19890310)

INTL CLASS: [5] H01L-021/20; H01L-021/324; H01L-021/336; H01L-

02|9/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R096 (ELECTRONIC MATERIALS -- Glass Conductors)

JOURNAL: Section: E, Section No. 1010, Vol. 14, No. 553, Pg. 123,

December 07, 1990 (19901207)

ABSTRACT

PURPOSE: To shorten an annealing time required for a solid growth operation by providing a second annealing process in which a heat treatment is exiscuted at a temperature lower than that in a first annealing process. CCINSTITUTION: An amorphous silicon thin-film 1-2 is deposited on an amorphous insulating substrate 1-1; a heat treatment is executed, as a first annealing process, at a temperature of 700 to 800 deg.C for an extremely short time in order to form a seed of a crystal growth operation on the amorphous silicon thin film 1-2. Then, a second annealing process for a solid growth operation of the amorphous silicon thin film 1-2 by making use of seeds 1-3 as nuclei is executed. A solid-growth annealing temperature is set to a temperature which is at least lower than an annealing temperature of the first annealing process. Thereby, a thin-film semiconductor device such as a thin-film transistor or the like whose characteristic is excellent can be manufactured on the amorphous insulating substrate 1-1 such as a quartz substrate or a glass substrate by a simple method without a need for a complicated and high-cost apparatus.

⑩日本国特許庁(JP)

⑩特許出願公開

[©] 公 開 特 許 公 報 (A) 平2-238617

®Int. Cl. ⁵
H D1 L 21/

識別記号

庁内整理番号

每公開 平成2年(1990)9月20日

21/20 21/324 21/336 7739-5F

8624-5F H 01 L 29/78

311 Z

審査請求 未請求 請求項の数 1 (全6頁)

9発明の名称 半導体薄膜の結晶成長方法

②特 願 平1-58908

②出 頤 平1(1989)3月10日

@発明者 竹中

敏 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

⑪出 顋 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 鈴木 喜三郎 外1名

明超書

1. 発明の名称

半導体存膜の結晶成長方法

2. 特許請求の範囲

非品質絶縁基板上に、非品質半導体溶膜を堆積 させ、設非品質半導体溶膜を700℃から800 ℃の温度で極めて短時間の熱処理することにより 結晶成長の核を生成させる第1のアニール工程と、 少なくとも前記第1のアニール工程よりも低い返 度で熱処理することにより前記非品質半導体溶膜 を間相成長させる第2のアニール工程を有することに特徴とする半導体溶膜の結晶成長方法。

3 発明の詳細な説明

【計業上の利用分野】

25 発明は、 石英碁板あるいはガラス茎板のような非晶質絶縁基板上に結晶性の優れた半導体薄膜を脱長させる方法に関する。

[砂米の技術]

非晶質絶縁基板あるいは非晶質絶縁度上に、 積晶 非位の揃った結晶 粒径の大きな多結晶シリコン

-1-

浑原 あるいは単結晶シリコン薄膜を形成する方 法は、SOI (Silicon On Insu lator)技術として知られている。(参考文 SOI構造形成技術、産業図書)。 大きく 分類すると、 再結晶化法、 エピタキシャル法、 絶 縁層塩の込み法、貼り合わせ法という方法がある。 再結晶化法には、 レーザーアニールあるいは電子 ピームアニールによりシリコンを溶融再結晶化さ せる方法と、溶験する温度までは昇温させずに固 相成長させる固相成長法の2つに分類される。 比 較的低温で再結晶化できるという点で固相成長法 が低れている。 5 5 0 ℃の低道熱処理にもかかわ らずシリコン薄膜の結晶粒が成長したという結果 も報告されている。(参考文献 IEEE El ectron Device Letters. vol. EDL-8, No. 8, p361, Au gust 1987).

[発明が解決しようとする課題]

前記園相成長法においては、結晶成長の给点と なるシードが必要となる。一般的に、園相成長の

特開平 2-238617(2)

[課題と解決するための手段]

本発明の半導体薄膜の結晶成長方法は、非晶質

-3-

く存在しないことが望ましい。 LPCVD法の場 合は、 デポ温度がなるべく低くて、 デポ速度が早 い条件が速している。 シランガス (SiH゚)を用 いる場かは500℃~560℃程度、 ジシランガ ス (S j₁ ₂ H •) を用いる場合は300℃~500 で程度のデポ温度で分解堆積が可能である。トリ シランポス(SiaH。) は分解温度がより低い。 デポ温剧を高くすると堆積した度が多結晶になる ので、Siイオン注入によって一旦非晶黄化する 方法もえる。 プラズマCVD法の場合は、 基板温 皮が500で以下でも成蹊できる。 また、デポ度 前に水景プラズマあるいはアルゴンプラズマ処理 を行えば、 基板表面の清浄化と成膜を連続的に行 うことができる。 光面起CVD法の場合も500 で以下の低温デポ及び基板表面の清浄化と成既を 速続的に行うことができる点で効果的である。 E B蒸着法などのような高真空蒸着法の場合は良が ポーラスであるために大気中の敵素を腹中に取り 込み易く。 結晶成長の妨げとなる。 このことを防 ぐために、真空雰囲気から取り出す前に300℃

[実施例]

-4-

~500℃程度の低温熱処理を行い膜を緻密化させることが有効である。 スパッタ法の場合も高異空蒸着法の場合と同様である。

この様にして成蹊された核を含まない非品質シ リコン薄膜に、 結晶成長のシードを形成するため に700℃~800℃の温度できわめて短時間の 然処理を行い第1のアニール工程とする。 その方 法としては、 通常の炉アニールの他に、 ランプア ニール、あるいは赤外珠アニールなどの方法があ る。 アニール雰囲気としては至素ガスあるいはア ルゴンガスあるいはヘリウムガスなどを用いる。 アニール時間は数十秒、長くても数分とする。こ の理由は、核の発生密度をできるだけ少なくした いからである。 この様にして形成されたシードを 第1四(b)に1-3で示す。 図ではシードが非 品質絶縁差板1-1と非品質シリコン薄度1-2 との界面に生成されたように描かれているが、 非 最質シリコン溶成1-2の表面に生成されること も考えられる。

次に、 前記シード1-3を抜として、 前記非晶

特闘平 2-238617(3)

貫シリコン薄膜1-2を、 固相成長させる第2の アニール工程を行う。 関相成長方法は、 石英管に よる炉アニールが便利である。アニール雰囲気と しては、 窒素ガス、 水素ガス、 アルゴンガス、 へ リウムガスなどを用いる。 1×10 *から1×1 O'INTOFFの高真空雰囲気でアニールを行って もよい。 固相成長アニール温度は少なくとも前記 第1のアニール工程のアニール温度よりも低減に 設定する。 従って、 およそ500℃~700℃と すら、低温アニールでは選択的に、結晶成長の活 性化エネルギーの小さな結晶方位を持つ結晶粒の みが成長し、しかもゆっくりと大きく成長する。 前記非品質シリコン薄膜1-2の固相成長は、前 紀シード1-3と前記非品質シリコン得頭1-2 との接触面から始まり、この部分を中心として放 射状に進む。 固相成長が進行し、 聯合う2個のシ ードの中間点で、 両方向から成長してきた結晶粒 がぶつかり合い、結晶対界1~5が形成された模 子 4 第 1 図 (c) に示す。 このようにして大粒径 多背晶シリコン薄膜が作型される。

-7-

観いて第2図(e)に示すように、前記ゲート 電話2-6をマスクとして不純物をイオン注入し、 自己整合的にソース領域2-7およびドレイン領域1-8を形成する。前記不純物としては、Nchトランジスタを作製する場合はP・おるいはAs・を用い、Pchトランジスタを作製する場合は上・等を用いる。不純 添加方法としては、イ

本発明を用いて作製した大粒径多結晶シリコン 薄頂を、 薄頂トランジスターに応用した例を第2 図にしたがって説明する。 第1回(c)に示すよ うに、関相成長させて得られた大粒往多結晶シリ コン沸貫基板を第2四(a)に示す。、2-1は 非晶質絶縁基板である。 2 - 2 は固相成長により 形成された大粒径多結晶シリコン薄膜である。 2 - 3はシード、 2 - 4は結晶粒界をしめす。 次に 前記シリコン薄膜をフォトリソグラフィ法により パターニンして第2図(b)に示すように島状に する。 次に第2囚(c)に示されているように、 ゲート酸化膜2~5を形成する。 該ゲート酸化類 の形成方法としてはLPCVD法、 あるいは光励 起CVD法、あるいはプラズマCVD法、ECR プラズマCVD法、 あるいは高良空蒸発法、 ある いはブラズマ酸化法、 あるいは高圧酸化法などの ような500℃以下の低温方法がある。 該低温方 法で成蹊されたゲート酸化膜は、 熱処理すること によってより段密で界面準位の少ない優れた度と なる。 非晶質絶縁基板 2 - 1 として石英基板を用

-8-

オン注入法の他に、レーザードーピング法あるいはプラズマドーピング法などの方法がある。 2 ー 9 で示される矢印は不純物のイオンピームを表している。 前記非晶質絶級基板 2 ー 1 として石英語板を用いた場合には熱拡散法を使うことができる。不純物温度は、 1 × 1 0 ¹⁸ から 1 × 1 0 ²⁸ c m⁻³ 程度とする。

続いて第2四(1)に示されるように、 層間絶縁 膜2 - 1 0 を積層する。 故層間絶縁 膜材料としては、 酸化膜あるいは窒化度などを用いる。 絶縁性が良好ならば 腹厚はいくらでもよいが、 数千人から数 μ m 程度が普通である。 変化 膜の形成 方法としては、 LPCVD法あるいはプラズマCVD法などが簡単である。 反応には、 アンモニアガス (NH3)とシランガスと 窒素ガスとの 混合ガスなどを用いる。

ここで、水素プラズマ法、あるいは水素イオン 注入法、あるいはプラズマ室化度からの水素の拡 散法などの方法で水果イオンを導入すると、ゲー ト酸化度界面などに存在するダングリングボンドなどの欠陥が不活性化される。 この様な水素化工程は、層間絶縁度2-9を復居する前におこなってもよい。

次に第2図(8)に示すように、 前記層間絶録 度及びゲート絶録度にコンタクトホールを形成し、 コンダクト電極を形成しソース電極2~1115よ びドレイン電極2~12とする。 該ソース 電極及 びドレイン電極は、 アルミニュウムなどの金属材料で形成する。 この様にして存度トランジスタが 形成される。

[現明の効果]

1

世来、まったく枝を含まない非晶質シリリか、 なまなは高温の熱処理がか、 は 不 あった。 まかん 理が必要であった。 またいは 要で エール に ある 値 で がら 本 発明によると、 然 な を と に か しな が ら 本 発明によると、 が に な が ら 本 発明によると、 が に た で 温 皮 障に分ける ことにより、 な 生 血 の まわめて 短時間の 熱 処理 の まわめて 短

-11-

得度を用いて得度トランジスタを作成すると、 優れた特性が得られる。 従来に比べて、 薄膜トランジスタのON電流は増大しOFF電流は小さくなる。 またスレッシュホルド電圧も小さくなりトランジスタ特性が大きく改善される。

非品度性終基板上に任命性性の可以トラランス
タを作製することが可能となるので、ドラマト
のので、アクテーを関することに、 第位 したアクラ 高速 最近に ない ない ない ない は でい ない ない ない でい アクティア は でい でい アクティア は でい でい アクティア して も その 効果 は でい でい アクティア して も その 効果 は たい でい アクティア して も その 効果 は 化 反び 大面 種 化 に 対 し て も その 効果 は たい でん でい でん ひ に 対 し て も その 効果 は たい こ

本発明を、光電変換素子とその走被回路を同一チップ門に集役した密着型イメージセンサーに応用した結合には、読み取り速度の高速化、高解像度化、订らに階調をとる場合に非常に大きな効果をうみだす。高解像度化が達成されるとカラー読み取り用密着型イメージセンサーへの応用も容易

特関平 2-238617(4)

前記第1のアニール工程と、 第2のアニール工程は、 同一炉で行うこともできるので、 核生成と 固相成長とを退続的に行うことも可能である。

非晶質絶縁基板上に結晶性の優れたシリココ技術 膜も作製することが可能になったのでSOI技法 の発展に大きく寄与するものである。 工程数 ははまったく増えない。 600℃以下の低温のが、 はは はま ス が でも作製が可能なので、 価格が安くて耐熱 温度 が 低いガラス基板をもちいることができる。 変れた シリコン薄膜が得られるのにかかわらずコストアップとはならない。

本発明によって得られた大粒径多結晶シリコン

-12-

となる。 もちろん電源電圧の低減、消費電流ののは減、 信頼性の向上に対してもその効果は大がで民場では、から、 るに選プロセスによって作製することがの民場のがは、 では、 では、 でいません アンサーチップで A 4 サイズの様な大型ファクショリーチッパ では、 ないないないない アンサーチャン のいまる でいまる。 使かかかり 信頼性の悪いる。 実験 学習りも向上される。

石英基板やガラス基板だけではなく、 サファイア基板(AliOi)あるいはMgO・AliOi。 BP、Cafi等の結晶性絶縁基板も用いることができる。

以上薄膜トランジスタを例として説明したが、 パイポーラトランジスタあろいはヘテロ接合パイポーラトランジスタなど薄膜を利用した素子に対 しても、本発明を応用することができる。 また、 三次元デバイスのようなSOI技術を利用した素子に対しても、本発明を応用することができる。

4. 図面の簡単な説明

特関平 2-238617(5)

第1回(a)から(c)は、本発明における半 準体薄膜の結晶成長方法を示す工程断面図である。 第2回(a)から(g)は、本発明を、薄膜ト ランジスタに応用した場合の例を示す薄膜トラン ジスタの工程図である。

1-1 ; 非晶質铯採基板

1-2;非品質半導体斜度

1-3 : シード

1-4 ; 固相成長された非品質半導体源


B


1-5 ; 結晶粒界


DI H

出順人 セイコーエアソン株式会社 代理人弁理士 鈴木喜三郎 (他1名)

-15-







第 1 図

